RIGETTI、108量子ビットシステムCEPHEUS-1-108Q商用リリース　業界最大級のチップレット型で量子アドバンテージへの起点

何があったのか

Cepheus-1-108Qは、9量子ビットのチップレット12個を3×4のアレイ状に相互接続し、合計108量子ビットを構成する超電導方式の量子コンピュータとされる。前世代のCepheus-1-36Qと比較して、チップレット数と量子ビット数がいずれも3倍に拡張された点が最大の特徴で、同社独自のインターモジュール・カプラー（IMC）とチューナブル・カプラーを組み合わせた設計により、チップレット間の量子もつれを維持したまま規模を引き上げた形になる。現時点の公表性能は、2量子ビットゲート忠実度の中央値が99.1%、単一量子ビットゲート忠実度の中央値が99.9%、ゲート速度は約60ナノ秒とされる。物理的には米国カリフォルニア州に設置され、Rigetti Quantum Cloud Services（QCS）と、AWSのUS West北カリフォルニアリージョン経由のAmazon Braketの2経路から利用可能となる。

Rigettiは当初2025年内の一般提供を目指していたが、2026年1月に第1四半期末までのリリース延期を発表していた経緯がある。Kulkarni CEOは延期の理由について、性能を自社基準まで引き上げるためのテスト・最適化に時間を要したと説明していた。今回の商用リリースは、その修正ロードマップに沿った到達点とみられ、単に量子ビット数を100超に押し上げるだけでなく、実用に耐える忠実度水準まで作り込んでから提供する姿勢を貫いた形になる。同社は同時に、量子ビット数を100超に引き上げる過程でチューナブル・カプラー間の相互作用が顕在化する問題を確認しており、設計改良によって主要な性能制約はカプラー挙動からコヒーレンス時間へと移行したとしている。

背景

超電導方式の量子コンピュータには、単一チップ上に多数の量子ビットを敷き詰めるモノリシック設計の限界という構造的課題がある。チップ面積が拡大するほど製造欠陥の混入確率が高まり、歩留まりが指数関数的に低下する。同時に、量子ビット間の周波数ばらつきも大きくなり、均一性の確保が難しくなる構造にある。IBMのCondorが1,121量子ビットを実現しながらも、量子ビットあたりの実用性能で2量子ビットゲート忠実度が99.5〜99.7%程度にとどまっているのは、この制約と無縁ではないとみられる。

Rigettiが2021年から一貫して推進してきたチップレット方式は、この問題への回答として位置付けられる。小型で高歩留まりのチップを個別に製造し、相互接続することで大規模システムを構成する発想で、半導体産業でAMDやIntelが採用してきた設計思想を量子領域に持ち込んだ形になる。arXivに投稿された学術研究では、500量子ビット以下の規模において、チップレット構成はモノリシック構成に対して平均歩留まりが9.6〜92.6倍改善し、2量子ビットゲート不忠実度も0.949〜0.815倍に低減する可能性があるとされている。今回のCepheus-1-108Qは、この理論的優位性を12チップレットの規模で実機として示した点に意味があるとみられる。

競合との差別化という観点でも重要な位置付けとなる。IonQのイオントラップ方式はEQC技術で99.99%の忠実度に到達したとされるが、量子ビット数は数十規模にとどまる。中性原子方式のQuEraやAtom Computingは1,200量子ビット超に達するとされるが、ゲート速度で劣位に立つ。Rigettiは超電導方式の約60ナノ秒というゲート速度がイオントラップ方式に対して約1,000倍高速である点を強みとしており、忠実度をイオントラップ水準に接近させつつスケーラビリティで優位に立つという二正面戦略を敷いているとみられる。

狙い

今回の商用リリースには、複数の狙いが重なっているとみられる。第一に、チップレット方式が実験室規模のデモンストレーションから商用提供可能な規模へと移行したことを、市場と顧客に示す狙いがある。9量子ビットのNovera QPU、36量子ビットのCepheus-1-36Q、そして108量子ビットのCepheus-1-108Qと、チップレット数を1個から4個、12個へと段階的にスケールさせても運用可能なシステムを構築できたという事実は、同社の技術ロードマップの信頼性を高める材料となる。特に2033年までにユーティリティ規模の誤り耐性量子コンピュータを実現するというDARPA QBI向け計画の妥当性を裏付ける実績とみられる。

第二に、量子誤り訂正（QEC）研究向け市場の獲得である。Cepheus-1-108QではQEC研究用途を意識した断熱CZゲートが実装されており、プロトタイプ機では28ナノ秒で99.9%のCZゲート忠実度が実証されたとされる。表面符号やqLDPC符号など、次世代のエラー訂正プロトコルを実機で検証したい研究機関にとって、100量子ビット超の規模と高忠実度ネイティブゲートを併せ持つプラットフォームは希少な選択肢となる。RigettiはRiverlaneと組みqLDPC符号を活用したハードウェア・ファームウェアの共同設計を進めており、この方向性を実機で検証できる基盤が整った形になる。

第三に、オンプレミス販売の商機拡大がある。同社は2026年3月4日、インドのCentre for Development of Advanced Computing（C-DAC）から108量子ビットのオンプレミス超電導量子コンピュータについて約840万ドルの発注を受けたと開示した。2026年後半の納入が予定されており、クラウド提供とオンプレミス販売を組み合わせた二本立ての収益モデルが明確化しつつある。クラウド利用が普及する一方で、国家安全保障や機微データを扱う政府・研究機関からのオンプレミス需要は根強く、この領域はRigettiの収益基盤を厚くする可能性がある。

今後どうなるのか

Rigettiは2026年後半に正式なロードマップ更新を予定しており、そのなかで約3年以内の量子アドバンテージ達成に向けた工程が示されるとみられる。当面の技術目標として、Cepheus-1-108Qの2量子ビットゲート忠実度中央値を2026年内に99.5%まで引き上げる計画が公表されている。プロトタイプ機ではすでに99.9%の忠実度が28ナノ秒で実証されているため、生産機への技術移転が順調に進めば達成可能性は相応にあるとみられる。

業績面では、2025年通期のGAAPベース純損失が2億1,600万ドルに拡大しており、研究開発投資の重さは継続している。ただし、C-DAC向けのオンプレミス案件やNovera QPUの追加受注が積み上がりつつあり、収益化への足がかりは徐々に形成されつつある。クラウド経由のCepheus-1-108Q利用が有償利用に転換していく速度が、2026年後半から2027年にかけての売上ドライバーとなる可能性がある。

理由

Cepheus-1-108Qのリリースが投資判断上重要とされる理由は、量子コンピューティング業界における評価軸の移行にある。単純な量子ビット数の競争ではIBMや中性原子系の後塵を拝しているRigettiが、スケーラブルなアーキテクチャという別の軸で差別化を図る戦略の妥当性が、実機の商用提供という形で問われる段階に入った。チップレット方式が実証されれば、モノリシック方式では困難な数千量子ビット規模への道筋が現実味を帯びる。逆に忠実度改善が停滞すれば、量子ビット数を増やしても実用性能に結びつかないという批判にさらされる可能性もある。

課題と今後の注目点

主要な課題として、コヒーレンス時間の改善が挙げられる。Rigetti自身、100量子ビット超のスケーリング過程で性能制約がカプラー挙動からコヒーレンス時間に移ったと認めており、材料・製造工程での革新が次の焦点となる。同社独自のAlternating-Bias Assisted Annealing技術で量子ビット周波数の狙い撃ち精度と欠陥低減を進めているが、この技術がどこまで忠実度改善に寄与するかは要観察となる。

投資家として注目すべき指標として、Cepheus-1-108Qの2量子ビットゲート忠実度が2026年内に99.5%へ改善するか、2026年後半のロードマップ更新でqLDPC符号との統合計画が具体化するか、C-DAC以外のオンプレミス受注が積み上がるか、Amazon Braket経由の有償利用が拡大するかの4点が挙げられる。加えて、IonQによる同業買収を通じた業界再編の動きや、DARPA QBIステージCへの進出可否も、Rigettiの相対的なポジションを左右する要因となりうる。

本記事は特定銘柄への投資を推奨するものではありません。投資判断はご自身の責任でお願いします。