出願内容の骨子

今回の2件は、いずれもマイクロLEDアレイ全体を専用光学系で結像するという単一の設計思想から派生したものとされる。1件目は、マイクロLEDアレイをマルチコアファイバのコア群へ投影するファイバ結合型のインターコネクトを対象とする。チャネル数を増やしても整列工程の手数が一定に保たれる設計で、1平方ミリメートルあたり数千チャネル規模を、組立コストの比例的な増加を伴わずに収容し得る点が要点と説明されている。2件目は、この考え方を短距離の空間伝送へ広げ、物理コネクタを介さずに検出器アレイへ直接結像する接続方式を対象とする。コネクタを排すことで、故障点と組立工程を同時に減らせる余地があり、パッケージ内や隣接基板間といった距離が固定される用途に向くとされる。

fabric.aiのシニア・ストラテジック・アドバイザーであるJames Altucher氏は、両出願がチャネルを1本ずつ整列させるのではなくアレイ全体を光学系で結像するという構成上の選択から生じていると述べ、スケーラビリティ上の優位につながり得るとの見方を示した。両社はこの技術を光インターコネクト構成Neural I/Oとして統合し、次世代AIデータセンターにおける帯域と電力効率の制約に応えることを目標に掲げている。特許はあくまで出願段階であり、権利化の可否や範囲は審査を経て確定するため、現時点では技術の方向性を示す一次情報として位置づけるのが妥当と考えられる。光チャネルを1本ずつ結合する従来の実装は、チャネル数が増えるほど整列工数と検査工程が積み上がり、これが光インターコネクトの単価を押し上げてきた要因の1つとされてきた。今回の一括結像という発想は、この工数の逓増を断ち切ることを狙ったものと読め、素子性能ではなく実装コストの積み上がり構造に手を入れようとする点が、従来の性能改善型の提案とは性格を異にすると考えられる。

背景と文脈

背景には、生成AIの学習・推論負荷が拡大するなか、演算チップ間やラック間を結ぶ配線が電力と帯域のボトルネックになりつつあるという構造変化がある。銅配線は距離が延びるほど損失と消費電力が増えるため、GPUやアクセラレータの密度が上がるほど、電気から光へ信号を移す領域が前倒しで拡大するとの見方が広がっている。パッケージ近傍で光化する共同パッケージ型光学（CPO）や、チップ間を光で結ぶ手法が各所で検討されているのは、この延長線上にある。