発表内容の骨子

今回のプログラムは、物理ハードウェア上で誤り訂正を一連の流れとして動かす点に特徴がある。開示によれば、まずプロセッサの挙動とハードウェア固有のノイズを分析するデバイス特性評価・較正があり、次にその情報を回路動作へ供給する制御・回路実行があり、さらに誤り情報を解釈して訂正を特定するノイズ考慮型デコーディングが続く構成とされる。個々の要素技術を切り出して評価するのではなく、較正から復号までを1つのワークフローとして接続した点に、実機での運用を見据えた設計思想が表れているとみられる。次の段階では、このノイズ考慮型デコーダを運用ワークフローに組み込み、将来的には遅延を最小化したクローズドループ型のアーキテクチャを、制御システムと高速計算のパートナーとともに構築する方針と説明されている。初期段階はリアルタイムQECや誤り耐性の実証ではなく、それらは後続の開発フェーズの目標に位置づけられるとされる。10月21日には、自社デコーダがNVIDIAのCUDA-Q QECと統合され、グーグルの量子ハードウェアのデータ上で論理エラーを12%から13%削減したとする成果も示されており、実機検証に向けた土台を積み上げる局面にあるとみられる。超伝導方式は希釈冷凍機による極低温環境を要し、制御系との統合が性能を左右するため、特性評価から復号までを1つの系として扱う設計は理にかなっているとみられる。発表時点では具体的な遅延時間やスループットの数値は示されておらず、実機上での性能指標が後続の開示で明らかになるかが焦点になると考えられる。

背景と文脈