何があった：0.7ナノメートルノードで2021年比2倍の集積密度を実証

IBMは2026年6月25日、ニューヨークのヨークタウンハイツにある研究拠点から、世界初を称するサブ1ナノメートルのチップ技術を公表した。0.7ナノメートル、7オングストロームノードと呼ばれる新しいトランジスタ構造で、爪サイズのチップに約1,000億個のトランジスタを集積したとされる。これは同社が2021年に発表した2ナノメートルチップのほぼ2倍の集積密度にあたると説明されている。

技術の中核は、ナノスタックと呼ばれるアーキテクチャである。トランジスタを2層に立体的に積層し、千鳥状に配置する3次元逐次集積を用いるとされる。IBMはこの設計を、超薄型の誘電体ボンディングによるCMOS集積、デュアルチャネルのエンジニアリング能力の実証、そしてデジタル論理の基本構成要素であるCMOSインバータの動作確認を通じて実験的に検証したとしている。これらの結果が、ナノスタック技術が物理的に構築可能で、実際の計算を支えられることを裏づけるものだと位置づけている。性能面では2ナノメートルチップ比で最大50%の性能向上、または最大70%の省電力を実現するとされ、メモリを多く消費するAIワークロードに関わるSRAMでは約40%の高密度化を実証したと報告されている。