発表内容の骨子

NavitasとMicrochipの参照設計は、ラックの800VDCバスをいったん約50VDCへ落としてから6VDCへ変換する現行の2段構成から中間段を省き、800VDCを直接6VDCへ落とす一段変換を狙う内容とされる。Navitasは650V耐圧で17mΩのGaNFast FET、NV6034を16個用い、入力直列の構成で800Vバスに対応させる。トポロジーは10kWのモジュールを2台並列にした入力直列・出力並列の構成で、128対1のフルブリッジLLC方式を約1MHzで動作させる想定とされる。Microchipはデジタル信号コントローラーと、ポスト量子暗号に対応するとされる暗号認証素子を供給し、全体で20kW、満負荷時のピーク効率は最大96%、電力密度は2100W／in³を目標に掲げる。もっとも両社は価格も出荷時期も示しておらず、参照設計は量産部品そのものではない点に留意が必要とされる。効率の96%は満負荷時の目標値であり、実使用の加重平均ではない点、電力密度も基板側の放熱設計に依存する点も、発表に付された留保として挙げられている。光配線側のPOETは、800Gおよび1.6T級の光エンジンや近接実装光、共封止光に向けた電気光インターポーザを展開しており、量産品の投入時期が電力側と同様に焦点となる。

背景と文脈