発表内容の骨子

論文が扱った対象はIonQが提唱するWalking Cat Architecture(WCA)と呼ばれる論理量子ビット配置を採用する構成で、Bivariate BicycleコードなどのqLDPC(量子低密度パリティチェック)符号を活用する設計とされる。最大規模の検証事例では68のqLDPCブロックと20のマジックステートファクトリを組み合わせ、物理量子ビット総数は11,680に達する。デコーダは2階建て構造で、5サイクル窓を持つ連続動作の誤り推定デコーダがPauliフレーム追跡を担い、2サイクル窓の低レイテンシ結果決定デコーダが測定結果確定と並行して起動する。物理CNOT誤り率p_CNOT=10⁻⁴の条件下で、計算全体に対するデコード遅延起因の実効的な引き延ばし(computational stretch)は0.3%未満に抑えられたと報告される。実装は12コアのApple M4 Max CPU単体で行われ、GPUや専用アクセラレータへのオフロードを伴わない構成でMegaQuOp級の計算(論理量子ビット上での100万オペレーション水準)に耐えたとされる。研究チームはこの結果について、10,000物理量子ビット規模のシステムに至るまでクラシカルデコード帯域が律速要因にならないことを示唆する材料と位置づけている。IonQは同社のトラップドイオン方式ロードマップと組み合わせ、qLDPCベースの符号を用いる次世代アーキテクチャへの移行を進める方針を継続的に説明してきたが、今回の論文はソフトウェア側の実装可能性を裏付けるステップに相当するとみられる。

背景と文脈