IBM、世界初のサブ1ナノメートルチップ技術を発表。微細化の壁を垂直積層で突破し、ムーアの法則の延命に道

何があった：0.7ナノメートルノードで2021年比2倍の集積密度を実証

IBMは2026年6月25日、ニューヨークのヨークタウンハイツにある研究拠点から、世界初を称するサブ1ナノメートルのチップ技術を公表した。0.7ナノメートル、7オングストロームノードと呼ばれる新しいトランジスタ構造で、爪サイズのチップに約1,000億個のトランジスタを集積したとされる。これは同社が2021年に発表した2ナノメートルチップのほぼ2倍の集積密度にあたると説明されている。

技術の中核は、ナノスタックと呼ばれるアーキテクチャである。トランジスタを2層に立体的に積層し、千鳥状に配置する3次元逐次集積を用いるとされる。IBMはこの設計を、超薄型の誘電体ボンディングによるCMOS集積、デュアルチャネルのエンジニアリング能力の実証、そしてデジタル論理の基本構成要素であるCMOSインバータの動作確認を通じて実験的に検証したとしている。これらの結果が、ナノスタック技術が物理的に構築可能で、実際の計算を支えられることを裏づけるものだと位置づけている。性能面では2ナノメートルチップ比で最大50%の性能向上、または最大70%の省電力を実現するとされ、メモリを多く消費するAIワークロードに関わるSRAMでは約40%の高密度化を実証したと報告されている。

背景：横方向の微細化が直面した物理の壁

この発表の文脈には、半世紀以上続いてきた微細化の行き詰まりがあるとみられる。1965年にインテル共同創業者のゴードン・ムーア氏が提唱したムーアの法則のもと、チップの性能向上はトランジスタを縮小し集積数を増やすことで実現されてきた。しかしここ15年で、トランジスタは量子力学的な干渉が無視できなくなる数十ナノメートルの領域に近づき、横方向の微細化が物理的な限界に直面していた。

そこで業界が注目してきたのが、都市計画でいう、土地が足りなくなったので上に建てるという発想に近い垂直方向への展開である。トランジスタを平面で縮め続けるのではなく、立体的に積み上げることで同じ面積により多くを詰め込むアプローチで、これはCFET（相補型電界効果トランジスタ）と総称される。インテル、サムスン、TSMCといった大手や、ベルギーの研究機関Imecもこの方向を研究してきた経緯がある。IBMの2ナノメートルチップが2021年の発表から量産に近づくまで約5年を要したことも、この分野の研究から量産までの時間軸の長さを示す参考になるであろう。

驚くべきこと：千鳥配置という差別化と、層ごとの独立最適化

注目すべきは、IBMが単に2層に積んだのではなく、2層目のトランジスタを1層目の真上ではなく千鳥状にずらして配置した点であろう。同社はこれにより配線が簡素化されるなどの利点があるとし、他社が研究するCFETとの差別化要因だと主張している。AMDの3D V-Cacheやファーウェイが計画するLogicFoldingが、各層を独立に作ってから貼り合わせる方式であるのに対し、IBMの手法は層を逐次的に積み上げてより精密に位置合わせできる点が、微細なトランジスタの性能にとって重要だと指摘されている。

もう1つの意外性は、層ごとに異なる材料の組み合わせを使えるため、各トランジスタの性能と電力効率を独立して最適化できるという設計思想にある。これは横方向の微細化が一様な縮小を前提としてきたのとは異なる発想で、立体化が単なる密度向上だけでなく、設計の自由度そのものを広げる可能性を示しているとみられる。研究者の一部は、ナノスタックが将来的に0.1ナノメートルという極限まで道を開く可能性に言及したとも伝えられている。

インパクト：株価反応と、AIインフラへの長期的波及

発表を受けて、IBM株は米国市場の寄り付き前の取引で一時6%超上昇したと伝えられている。市場が、ムーアの法則の延命とAI計算需要の取り込みという長期テーマに反応した面があるとみられる。ただし、この上昇がそのまま定着するかは、商業化の道筋がどこまで具体化するか次第の面が大きいであろう。

産業面での波及は、すぐにではなく中長期で効いてくるとみられる。IBM研究部門の責任者は、ナノスタックが10年以内にデータセンターで広く使われ、その省電力性がデータセンターのエネルギー消費の管理に寄与すると見込んでいるとされる。IBM自身は製造装置メーカーではないため、このアーキテクチャを実際のチップにするには半導体メーカーとの協業が前提となる。同社はGPUやCPUを含む多様なチップへの展開を想定しているとされ、設計者との対話を進める段階にあると説明している。仮にこの技術が業界プラットフォームとして採用されれば、先端ロジックの製造装置や3次元集積に関わる後工程、材料のサプライチェーンに長期的な需要を生む可能性があるとみられる。一方で、AMDやファーウェイが別方式の立体化を進めていることは、垂直積層が単一の勝者ではなく複数の技術が競合する領域であることを示しているとも言えるであろう。

総括：道筋を示したデモであり、商業化はこれからの論点

今回の発表で最も重要なのは、サブ1ナノメートルという領域に進む道筋が存在することを実証したという点であろう。これは研究室レベルのデモであり、すぐ買える製品ではない。IBM自身がナノスタックの商業化方法をまだ開示しておらず、当面はパートナーの2ナノメートル技術の量産支援に注力するとしている。量産入りの目標は今後5年程度とされ、熱ノイズの抑制や既存システムへの統合といった課題も残っていると説明されている。

焦点は、この技術がどの半導体メーカーに採用され、2ナノメートルと同様に業界標準として定着するかにあるとみられる。AI計算需要が拡大を続けるなか、省電力で高密度な先端ロジックへの需要が構造的に強まる可能性がある一方、垂直積層は複数方式が競合する段階にあり、製造コストや歩留まり、量産化の時間軸といった現実的な変数が今後の論点として残るであろう。研究発表の段階と量産の段階を区別し、商業化の進捗を一次情報で確認していく姿勢が求められるとみられる。

上場している関連銘柄を、規模別に整理します。

大型・中型に分類されるものとして、ハイブリッドボンダー大手のBESI（BESI、オランダ）、装置・材料のアプライド・マテリアルズ（AMAT)、東京エレクトロン(TEL、東証)があります。これらはCFETや3次元集積のバリューチェーンの中核ですが、いずれも小型株ではありません。ASMPT(0522、香港)も同様に中型以上です。

小型・中小型で関連が指摘され得る銘柄としては、まず検査・計測のオント・イノベーション（ONTO、米国）が挙げられます。先進パッケージングや3次元集積の計測・検査に関わるとされ、時価総額の規模感としては中小型に位置づけられることが多いとみられます。同じく計測のキャムテック（CAMT、イスラエル/米国上場)も、先進パッケージング検査の文脈で連想され得ます。ボンディング装置では、メモリ用途で知られるK&S（KLIC、米国)があり、ハイブリッドボンディングへの参入を進めているとされますが、ロジックの3次元逐次集積での実績は限定的とみられます。

日本株では、ウェーハ接合・薄化の装置や材料に関わる中小型銘柄が連想の対象になり得ます。報道で名前が挙がるものとして、ハイブリッド・フュージョンボンディングを早期に商業化したとされる芝浦メカトロニクス（東証）、ボンディング関連の装置・部材を手がける企業群があります。ただし日本の関連銘柄は事業の一部として手がけるケースが多く、純粋なCFET関連の小型ピュアプレイは乏しいとみられます。

ここで強調すべき留意点をいくつか。1つめは、IBMの今回の発表は研究室レベルのデモであり、量産入りは今後5年程度とされる点です。したがって関連銘柄への実需としての波及は中長期の話で、足元の業績に直結するものではないとみられます。2つめは、CFETや3次元逐次集積は複数方式が競合する初期段階の技術であり、どの装置・材料が業界標準として採用されるかは未確定である点です。AMDの3D V-Cacheやファーウェイの別方式のように、貼り合わせの手法も一様ではありません。3つめは、最有力とされるEVGが非上場であるため、純粋にこの技術に賭ける上場小型株の選択肢は限られ、多くは先進パッケージング全般を手がける中で関連するという位置づけになる点です。

本記事は情報提供を目的としたものであり、特定の銘柄の売買を推奨するものではない。投資に関する最終的な判断は、ご自身の責任において行っていただきたい。